Робота присвячена аналізу та розробці інсерційної моделі апаратури інтегральної схеми. Метою роботи є створення інсерційної семантики мови VHDL, а також розробка транслятора, здатного перетворювати проєкти VHDL у інсерційну ...